ZYNQ入门到实战|尤老师出品，零基础入门，基于ZYNQ器件做产品设计

课程章节

• 1

  使⽤vivado Block desgin 创建SOC设计

  • 1.1 Vivado使用Block Design进行逻辑设计（免费观看）            
• 2

  C语⾔基础以及使⽤GPIO控制⾃定义IP

  • 2.1 自定IP使用Block Design与ZYNQ互联（免费观看）            
• 3

  ZYNQ软中断⽤于AMP架构核间中断及硬中断PL-PS中断⾃定义定时中断

  • 3.1 ZYNQ的软中断以及PL-PS硬中断结合FPGA的自定义IP使用（1)（免费观看）            
  • 3.2 ZYNQ的软中断以及PL-PS硬中断结合FPGA的自定义IP使用（2)（免费观看）            
  • 3.3 ZYNQ的软中断以及PL-PS硬中断结合FPGA的自定义IP使用（3)（免费观看）            
• 4

  串⼝连续接收和中断模式接收

  • 4.1 PS端UART串口连续收发模式和中断模式的使用（免费观看）            
• 5

  IIC主机模式采集温度传感器

  • 5.1 ZYNQ的PS 端IIC驱动温度传感器UART中断模式读取（免费观看）           
• 6

  FAT32格式读写SD卡

  • 6.1 ZYNQ的PS 端FAT格式SD卡驱动（免费观看）
  • 6.2 ZYNQ的PS 端FAT格式SD卡驱动（2）（免费观看）
• 7

  读写SD卡中BMP格式图像

  • 7.1 AXI-lite 从机接口读写寄存器实现（免费观看）            
• 8

  axi-lite从机接⼝配置寄存器功能实现verilog

  • 8.1 FPGA和ARM之间的慢速交互（即将上线）            
• 9

  XADC驱动实现ADC模拟信号采集

  • 9.1 XADC驱动实现ADC模拟信号采集（即将上线）            
• 10

  axi-lite 主机接⼝实现verilog

  • 10.1 axi-lite 主机接⼝实现verilog（即将上线）            
• 11

  HP MASTER 主机接⼝实现AXI协议verilog

  • 11.1 FPGA和ARM间快速交互接⼝（即将上线）            
• 12

  AXI DMA驱动+SD卡读写实现FPGA加速数据处理

  • 12.1 综合⼩项⽬完成PL-PS端数据交互（即将上线）            
  • 12.2 FPGA并⾏计算实现（即将上线）